第2回補足資料・CPU搭載ASICの概略

当時やっていたCPU搭載ASICは、以下のようなものでした。

• 標準品として販売していたシングルチップマイコンのCPU、周辺機能を単独で切り出してモジュール化、ライブラリ化
• システムクロック、データバス、アドレスバス、バス制御信号、割り込み信号など、LSI全体で共通に使用する信号類をSilicon BackPlaneと称してお客様に仕様を公開し、お客様の回路もSBPに接続していただく。
• お客様の製品の試作サンプルが出てからICEの準備をしたのではソフトウエア開発が遅くなってしまうので、ライブラリ化したモジュール単位で評価用LSIを作り、ボード上のソケットに挿入すると製品と同等の動作をするICEができる。

CPU	Central Processing Unit
WDT	Watch Dog Timer
FRT	Free Running Timer
ASCI	Asynchronous Serial Communication Interface
CSCI	Clocked Serial Communication Interface
ROM	Read Only Memory
RAM	Random Access Memory

ASICですので、お客様に設計していただくのが基本スタンスでしたが、当時は論理シミュレーションを内作の論理シミュレーター（大型計算機）でしか実施出来ず、CPUや周辺モジュールなどの社内の設計資産を外部に提供するのも問題があったので、結局半導体事業の特約店様の顧客向け技術者が社内に常駐してLSIトップ階層の設計をする、ということになっていたと記憶しています。

社内の計算機でしか論理シミュレーターができないのに、お客様にTop階層の設計をしてください、とは言えないですもんね。